شرکت توشیبا و همکار استراتژیک آنها یعنی وسترن دیجیتال در حال آماده سازی تکنولوژی حافظه‌های حجیم ۱۲۸ لایه ۳D NAND هستند. بر اساس نام‌گذاری توشیبا، این چیپ در حال حاضر با اسم BiCS-5 شناخته می‌شود. جالب است که بدانید بر خلاف تراکم زیاد، این چیپ از تکنولوژی TLC ( سه بیت در هر سلول) به جای تکنولوژی جدید‌تر QLC (چهار بیت در هر سلول) استفاده می‌کند.
دلیل این کار این است که شرکت‌های بزرگ در حال حاضر به خاطر عملکرد نامناسب QLC ریسک آن را به جان نخواهند خرید. بدون توجه به این مسائله، این چیپ دارای تراکم ۵۱۲ گیگابایت است. این مقدار در چیپ‌های مشابه ۹۶ لایه ۳۳ درصد افزایش پیدا کرده است. این چیپ‌های جدید ۱۲۸ لایه می‌توانند در سال ۲۰۲۰ یا ۲۰۲۱ به صورت تجاری واراد بازار سخت‌افزار جهانی شوند. چیپ BiCS-5 بر اساس گزارش‌ها از طراحی چهار بعدی استفاده می‌کند. die موجود سخت افزاری به چهار بخش تقسیم شده است که دسترسی به آنها به صورت کاملا مستقیم امکان‌پذیر است. در چیپ‌های BiCS-4 طراحی لایه‌ها به صورت دو بعدی انجام شده بود. بدین ترتیب، عملکرد این چیپ نسبت به نسل قبلی، به ازای هر کانال دوبرابر افزایش پیدا کرده است. به عنوان مثال سرعت دسترسی در BiCS-4 تنها ۶۶ مگابایت در ثانیه بود که حالا به ۱۳۲ مگابایت افزایش پیدا کرده است.
این die بر اساس گزارش‌ها از تکنولوژی CuA (Circuitry Under Array) استفاده می‌کند. این طراحی نوآورانه مدار منطقی را در پایین ترین لایه قرار می‌دهد در حالی که داده‌ها در لایه‌های بالاتر قرار می‌گیرند. بدین ترتیب در فضای ساخت و پیاده سازی die می‌توان ۱۵ درصد صرفه جویی کرد. بر اساس پیشبینی موسسه Wells Fargo توشیبا و وسترن دیجیتال می‌توانند از ۸۵ درصد هر ویفر ۳۰۰ میلیمتر بهره ببرند که بسیار مناسب است.
